[경제] 한국 신기술 개발해도 검증도 못해…대만은 정부가 밀어준다 [반도체 패키지 혁명]
-
1회 연결
본문
![17253946942006.jpg](https://ilovegangwon.com/data/file/news/17253946942006.jpg)
경기도 평택에 위치한 반도체 후공정 업체 LB세미콘의 팹 내부. 박해리 기자
# “오랫동안 일본 제품을 써왔던 반도체 엔지니어가 ‘가격이 좀 싸다’고 위험 감수하고 한국 소재를 쓸까요? 국산 소재가 어렵게 반도체 자재명세서(Bill of Material)에 등록돼도, 검증이 충분치 않다는 이유로 외면받다가 사장되는 악순환이 반복됩니다.” 최근 중앙일보와 만난 국내 소재 업체 임원의 하소연이다.
# 지난 6월 말 대만 경제부는 대만 중소업체가 반도체 패키징 장비 13종을 국산화해 TSMC 등으로부터 76대 주문을 확보했다고 밝혔다. 대만 반도체 대기업 TSMC·UMC에 어떤 패키징 장비가 필요한지 중소기업에 알려주고, 개발한 장비는 TSMC의 검증을 받게끔 정부 보조금으로 지원한 연구개발(R&D) 사업의 성과다.
한국 반도체 소재·부품·장비 업계는 삼중고에 처했다. 인공지능(AI) 반도체의 열쇠요 차세대 고부가가치 산업이라는 첨단 패키징 소부장을 개발하고 싶어도 ‘고객사가 뭐가 필요한지 모르고, 만들어도 이게 맞는지 모르며, 검증이 안 되니 아무도 안 사는’ 갑갑한 처지다. 한국 반도체 생태계가 첨단 패키징 절벽 앞에 선 이유다.
AI 서버 반도체용 플립칩(FC)이나 고대역폭메모리(HBM)에 쓰이는 실리콘관통전극(TSV) 같은 첨단 패키징은 웨이퍼(반도체의 핵심 재료인 원형의 실리콘 판) 단계에서 적용되는 기술이다. 그런데 국내 소부장에서는 “우린 웨이퍼 구경도 못 하는데 어떻게 미래 기술을 개발하느냐”는 탄식이 나온다. 첨단 반도체용 12인치 웨이퍼의 가격이 오른 데다가, 대량 구매하는 제조사 외에는 웨이퍼를 확보하기 어려워서다. 전직 반도체 대기업 임원은 “웨이퍼 지급은 회사 이익과 직결된 문제”라면서도 “중소기업에 1년에 한두 번 시험용 웨이퍼라도 제공해야 하지 않느냐는 목소리가 대기업 내부에도 있다”라고 말했다.
![17253946943465.jpg](https://ilovegangwon.com/data/file/news/17253946943465.jpg)
대만 타이난 남부 과학단지의 TSMC 반도체 팹 전경. 로이터=연합뉴스
국내 소부장이 어렵사리 신기술을 개발해도, 이게 반도체 생산 공정에 적합한지 확인할 길이 없다. 고가의 반도체 생산 라인에 중소기업 신제품을 선뜻 적용해보는 제조사가 없어서다. 돌다리도 수천 번 두들기는 반도체 업계에서, 검증 안 된 신소재·장비를 구입하는 곳을 찾기는 더 힘들다.
대만은 이런 한계를 보완하기 위해 ‘반도체 이기종 통합 패키징 장비 검증 제도’를 운영하고 있다. 중소 기업이 개발한 소부장 신제품이 TSMC·ASE·UMC 같은 반도체 제조·후공정 대기업의 공장에서 품질 검증을 받을 수 있도록, 정부 보조금으로 지원한다. R&D를 위한 R&D가 아니라, 시장 상용화를 위한 정책이다. 대만 경제부는 ‘장비를 검증하는 자본 부담과 개발 위험을 줄여 국내 산업 경쟁력을 높이고 국제 시장 진출 기회를 확대하기 위함’이라고 정책 목표를 밝혔다. 100마디 말보다 ‘TSMC 인증’ 기록으로 수출 길이 열리기 때문이다.
중국은 한발 더 나아갔다. 중국은 장쑤성 우시의 국가 반도체 혁신센터를 2020년부터 2.5차원(D) 및 3D 패키징, 웨이퍼레벨팬아웃 패키징, 대형 FCBGA 같은 첨단 패키징 전용 R&D센터로 운영하는데, 이곳은 최신 12인치 웨이퍼 테스트 플랫폼을 갖췄다. 특히 중국은 중소기업이 개발한 신소재를 생산 과정에 첫 적용하는 기업들이 입을 손실에 대비해 관련 보험료를 정부가 내준다. 국산 소재 육성 과정의 리스크를 반도체 제조사가 아닌 국가가 부담하는 것이다. 이승신 대외경제정책연구원 세계지역연구1센터장은 “중국 강소기업 육성을 위해, 국산화 소재를 처음 사용하는 기업의 부담을 완화해주는 제도”라고 말했다.
![17253946944913.jpg](https://ilovegangwon.com/data/file/news/17253946944913.jpg)
박경민 기자
지난 6월 산업통상자원부는 7년간 총 2744억원을 들여 반도체 첨단 패키징 대규모 연구개발 지원에 착수한다고 발표했다. 국내 소부장 업체의 R&D를 지원해 차세대 패키징 핵심 기술을 선점하고 기술 리더십을 확보하겠다는 취지다. 그런데 원래 5568억원 규모로 신청했던 이 사업의 예산은 예비타당성조사에서 절반으로 깎였다.
중앙일보가 입수한 한국과학기술기획평가원(KISTEP) 예타 보고서에 따르면, 예산 삭감 이유 중 하나는 ‘개발한 기술의 사업화와 양산까지 가야 하는데, 국내에는 반도체 패키징 기술을 검증할 인프라가 없다’는 것이었다. 국내에는 과학기술정보통신부 산하 나노종합기술원이 지난 2022년 12인치 웨이퍼 테스트 플랫폼을 운영하기 시작했지만, 아직 전(前)공정 위주다. 산업부는 예타 지적 사항과 업계 의견을 반영해, 삼성전자와 SK하이닉스의 협조를 받아 소부장이 개발한 패키징 기술을 검증할 수 있는 내용의 보완책을 더한 세부 사업을 조만간 공고할 예정이다.
댓글목록 0